你开一个定时器或者用SYSCLK测试一下，我配置成16M

这个是trim内部时钟的，不是倍频的，倍频有FLL的系数和你相关的系数决定。

caesarsong 发表于 2014-8-13 15:47
TRIM后
ICS_C2 = 0x0; /*BDIV=0, prescalar = 1 */
ICS_C1 = 0x04; /* internal reference clock to FLL * ...

你内部频率被你trim到多少了？

FSL_TICS_ZJJ 发表于 2014-8-13 16:27
你内部频率被你trim到多少了？

是 0x4C        /*!< trim IRC to 39.0625KHz and FLL output=40MHz */  

caesarsong 发表于 2014-8-13 18:34
是 0x4C        /*!< trim IRC to 39.0625KHz and FLL output=40MHz */

如果内部是trim到39.0625K，而且BDIV被设置为0,是会引起主频为40M的。