本帖最后由 FSL_TICS_Robin 于 2014-8-8 16:31 编辑

IMX6的 ENET_REF_CLK    在RM文档 P1078 有如下描述。In RMII mode, this signal is the  reference clock for receive, transmit,and the control interface   
                                    在IMX6DQ6SDLHDF文档 Note that the pin labeled “ENET_REF_CLK” in Figure 11-2is only required by the full MII interface. It is not used by the RMII interface.

但是，SABRESDB_DESIGNFILES 开发板用的是RGMII模式，连接了这个时钟，并且我们测试发现，必须要接这个时钟。
我们自己板上用的PHY芯片也是RGMII模式，没有REF_CLK输出，然后我们用有源晶振进FPGA的PLL生成了一个125M时钟接到IMX6的ENET_REF_CLK ，现在发现丢包很严重，RGMII_TXC 抖动很大。
请帮忙解决。

谢谢！