2020-02-23 10:36发布
lizhezhe1988 发表于 2014-7-10 22:29 把你的Testbech贴出来看看，在者，你这个OUT是个锁存器啊，只要RST有上升样，OUT就一直是1111_0000^ ...
cyberbill 发表于 2014-7-10 23:43 如果我想out有一个默认值1，当rst时才变成 8'b1111_0000应该怎样写？
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 cyberbill 的问题《verilog初始化问题》','https://www.xiaopingtou.net/q-175826.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
如果我想out有一个默认值1，当rst时才变成 8'b1111_0000应该怎样写？
直接reg out[7:0]=8'b1111_1111;
一周热门 更多>