本帖最后由 guugel 于 2014-7-5 23:47 编辑

遇到了几个很基础的问题，求大神解惑一下～先谢谢啦:)

1. verilog-2001 中添加了新的关键字 signed，请问它是可综合的么？

比如 reg    signed   [7:0]    a = -8'd10;

个人感觉貌似是不能的，寄存器只是存储二进制的数（补码形式），在硬件上，寄存器自己是不能知道内容是 signed 还是 unsigned 类型。但是，综合时，工具有不会提示这句话不可综合...

2.

reg    [7:0]    a = -8'sd10;  和  reg    [7:0]    b = -8'd10; 有什么区别？在modelsim 中查看到的数值都是 -10 的补码，也就是 1111_0110，是相同的