问一个基础问题，关于reg

2020-02-23 10:42发布

本帖最后由 cyberbill 于 2014-6-9 16:32 编辑

module reg_combo_example( a, b, y);
input a, b;
output y;

reg y;
wire a, b;

always @ ( a or b)
begin
y = a & b;
end

endmodule

为什么这里有两个y？？一个output，还有一个reg是干什么的？？？intput的a,b为什么还声明为wire???

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。