xilinx ucf文件gtp引脚约束

2020-02-23 10:42发布


# PCIe Lane 0
INST "core/pcie_2_0_i/pcie_gt_i/gtx_v6_i/GTXD[0].GTX" LOC = GTXE1_X0Y15;

# PCIe Lane 1
INST "core/pcie_2_0_i/pcie_gt_i/gtx_v6_i/GTXD[1].GTX" LOC = GTXE1_X0Y14;

# PCIe Lane 2
INST "core/pcie_2_0_i/pcie_gt_i/gtx_v6_i/GTXD[2].GTX" LOC = GTXE1_X0Y13;

# PCIe Lane 3
INST "core/pcie_2_0_i/pcie_gt_i/gtx_v6_i/GTXD[3].GTX" LOC = GTXE1_X0Y12;
不太明白,请问这个是怎么分配到引脚的?
百度了半天,发现core/pcie_2_0_i/pcie_gt_i/gtx_v6_i/GTXD[3].GTX这个instance放在
编号X0Y12的Slice中,那我如果想换到另外一个GTP中,生产ipcore后,怎么确定它的引脚?
0条回答

一周热门 更多>