verilog初步赋值的情况

2020-02-23 10:43发布

16416 6

大神们，
请教个问题，reg [19:0] clkindivreg2=0; 是不是相当于对clkinreg2的寄存器值赋了初值呢？即进入程序后便为零？
多谢啊！

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

5条回答

1楼-- · 2020-02-23 13:10

是这样的

2楼-- · 2020-02-23 15:10

quartus环境下不赋值默认也是0.你可以试试就知道了

3楼-- · 2020-02-23 17:37

chenkui456 发表于 2014-5-23 10:17
quartus环境下不赋值默认也是0.你可以试试就知道了

程序中采用多个触发变量后发现赋初始值比较麻烦，因此在定义变量时就赋初始值。多谢啊！

4楼-- · 2020-02-23 21:26

精彩回答 2 元偷偷看……

5楼-- · 2020-02-24 01:02

5楼的正解，仿真有用，不然仿真可能不出结果的