我的wr clk怎么产生

2020-02-23 10:44发布

1952 3

我用一个现成的模块把UART上收到的数据，变成并行的24位数据，我想把这24并行的数据输入到fifo的write data中，可是我的wr clk怎么产生？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

2条回答

1楼-- · 2020-02-23 12:58

我也不是很懂，但好像要uart的波特率吧，根据这个定fifo的写时钟

2楼-- · 2020-02-23 17:02

精彩回答 2 元偷偷看……