专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
SJA1000的clkout无输出,请教!
2020-02-23 10:45
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
10973
3
3
板子按照参考设计做的,我的理解上电后clkout就会有!但是现在初始化后也没有输出。不知道是硬件问题,还是SJA1000就没有工作起来!请教大家!
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
andous
1楼-- · 2020-02-23 16:36
初始化配置,也可以读回来试试,如果读写都没有问题。不过还是恭喜你进入调试状态
加载中...
gnr_zhao
2楼-- · 2020-02-23 19:49
andous 发表于 2014-5-26 18:45
初始化配置,也可以读回来试试,如果读写都没有问题。不过还是恭喜你进入调试状态 ...
晕死了,板子不是我做的,今天测了一下发现clkout和地连上了!把这个管脚翘起来,上电就有时钟!感谢关注!
有另外一个问题想问,我设置为自测试模式,但是读SR寄存器始终是0x3C,说明SJA1000的状态不对啊。
另外,自测试怎么知道测试结果正确,收数缓冲区和发数缓冲区的地址是一样的,我怎么知道我读出来的是根本就没有发出去的,还是发出去以后又收回来的??
加载中...
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
基于FPGA的X射线安检设备控制器
2 个回答
CycolneIVGX核心板,可扩展PCIE,光纤接口,大家来鉴赏一下
6 个回答
关于VHDL或Verllog程序稳定性的问题
11 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
晕死了,板子不是我做的,今天测了一下发现clkout和地连上了!把这个管脚翘起来,上电就有时钟!感谢关注!
有另外一个问题想问,我设置为自测试模式,但是读SR寄存器始终是0x3C,说明SJA1000的状态不对啊。
另外,自测试怎么知道测试结果正确,收数缓冲区和发数缓冲区的地址是一样的,我怎么知道我读出来的是根本就没有发出去的,还是发出去以后又收回来的??
一周热门 更多>