Verilog中函数调用的疑惑

2020-02-23 10:45发布

大神们，
  看夏宇闻老师的书中有个地方疑惑。
  内容：在时钟上升沿处调用阶乘函数。
  问题：在时钟上升沿出赋值采用非阻塞赋值，但在函数体内部采用的均是阻塞赋值？学习中好像有条原则，就是尽量采用统一的阻塞赋值，或者统一的非阻塞赋值。
  多谢啊！请大侠指点！

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

3条回答

1楼-- · 2020-02-23 13:00

今天本模块就我发了一个贴，也没人回帖。。。。冷清啊。。。

2楼-- · 2020-02-23 15:06

不要被阻塞赋值和非阻塞赋值搞晕了，其实根本不要管这么多
如果是组合逻辑电路的话，就用阻塞赋值
如果是时序逻辑电路的话，就用非阻塞赋值

3楼-- · 2020-02-23 19:55

magic_yuan 发表于 2014-5-17 22:31
今天本模块就我发了一个贴，也没人回帖。。。。冷清啊。。。

很奇怪,就是现在帮主都很少在上面活动了,不知道什么原因