专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
quartus怎么将生成的PLL倍频功能放进自己的程序中呢?
2020-02-23 10:46
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
11503
3
3
小弟实在是周围没有人会这个...
配置PLL后,怎么把得到的PLL应用到我自己的程序中呢?我是设置了50M倍频到500M,外部50M晶振,倍频后的500M直接用作自己程序的时钟。
兄弟们帮我解答详细一点,感激感激啊!
给我个实例也可以~~~最好是VHDL的,我使用VHDL编的程...
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
wozuoyue
1楼-- · 2020-02-23 16:30
在配置完LPM中的PLL后,在最后一个page把后缀为.BSF的文件勾选上,然后就可以在原理图中调用这个模块了;或者用COMPONENT语句在顶层文本文件中调用都可以。
加载中...
ococ
2楼-- · 2020-02-23 17:23
配置完LPM中的PLL后就会有VHDL源文件生成。
直接在模块里面调用这个源文件就可以。工程里面别忘了加入这个源文件。
加载中...
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
基于FPGA的X射线安检设备控制器
2 个回答
CycolneIVGX核心板,可扩展PCIE,光纤接口,大家来鉴赏一下
6 个回答
关于VHDL或Verllog程序稳定性的问题
11 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
直接在模块里面调用这个源文件就可以。工程里面别忘了加入这个源文件。
一周热门 更多>