2020-02-23 10:49发布
520810 发表于 2014-4-4 20:42 是这个问题太简单了？还是大家最近都不上论坛
GoldSunMonkey 发表于 2014-4-7 21:54 欢迎有问题继续来问
520810 发表于 2014-4-8 21:37 这是ISE12.4的截图，点的是顶层的module，显示可以export hardware design to SDK。
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 520810 的问题《ISE14.7中如何Export hardware design to SDK》','https://www.xiaopingtou.net/q-175990.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
不知道算不算简单。
谢谢版主了，以前ISE12.4的是在顶层文件那里有个export hardware design to SDK，那如果只是把XMP的导入到SDK会不会有外围的逻辑没有导入进去呢？就是自己用verilog写的外围逻辑？我还有这个问题想请教下，谢谢了。
这是ISE12.4的截图，点的是顶层的module，显示可以export hardware design to SDK。
改版了，变化了
一周热门 更多>