FPGA时钟双沿采数

2020-02-23 10:52发布

5094 9

利用时钟上升沿采数，然后利用该时钟下降沿将采到的数据送出，听别人说过不要利用同一时钟双沿处理数据，这么做有何害处？有什么办法解决双沿采数？请教！！

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

8条回答

1楼-- · 2020-02-23 14:12

楼主是要做SPI？
这个没问题，时钟频率低点就OK

2楼-- · 2020-02-23 19:42

还不如把时钟提上去然后单采

3楼-- · 2020-02-23 22:28

倍频

4楼-- · 2020-02-24 03:19

学习了！！

5楼-- · 2020-02-24 05:03

精彩回答 2 元偷偷看……

6楼-- · 2020-02-24 09:13

利用PLL倍频或者相移180度