FPGA时钟双沿采数-第2页回答

FPGA时钟双沿采数

2020-02-23 10:52发布

5095 9

利用时钟上升沿采数，然后利用该时钟下降沿将采到的数据送出，听别人说过不要利用同一时钟双沿处理数据，这么做有何害处？有什么办法解决双沿采数？请教！！

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

8条回答

1楼-- · 2020-02-24 10:44

我用一个时钟处理，没出什么问题，就是两个时钟切换的时候麻烦些，别的还好！

2楼-- · 2020-02-24 13:33

用两个process