FPGA产品设计 Actel.Libero.IDE.v8.4.Windows-ISO 1DVD
Actel 的Libero IDE 现备有名为SmartDesign 的全新设计输入项目功能，可让用户在更高的抽象层面完成设计，大大缩短FPGA 的设计和开发时间，从而加快客户产品的面市。升级的工具套件支持Actel 所有FPGA 产品，包括以 Flash 为基础的低功耗ProASIC3 和静态功耗仅为5μW的IGLOO FPGA，以及混合信号电源管理FPGA，即单芯片Fusion PSC (可编程系统芯片)。联 系 Q. Q：16264558  电 话：13963782271
SmartDesign 是Libero IDE 的一个关键功能，可让用户以图形化方式创建，然后自动抽象出各种基于构件的系统设计并转换成已完成综合 (synthesis-ready) 的VHDL 或Verilog 部件。这种以图形化方式实现的构件设计输入项目功能支持Actel 丰富的DirectCore 和SmartGen IP 核库中的各种预制构件，同时也支持采用HDL 或 Synplify? DSP 生成的用户定制构件，以及用Actel 的CoreConsole 工具生成的处理器子系统。
Actel 产品市场拓展副总裁Rich Brossart 称：“Libero 以其精确且易于使用的SmartPower 功耗分析工具取胜，能协助设计人员应对越来越严格的功耗要求。Libero IDE 工具套件的增强功能代表了我们简化设计和支持高功效应用的最新创新成果。无论用户正在设计ARM处理器、基于Fusion 技术的子系统还是使用我们的低功耗IGLOO 器件来设计便携式应用，配有SmartDesign 的Libero IDE 均可加快其设计过程，为用户提供能‘正确构建’的保证。”