FPGA速度问题

2020-02-23 10:54发布

想使用spartan6实现7:1数据解串和串行化输出，输入数据为LVDS电平。请问FPGA可以接受的最大输入串行数据的频率由什么决定的？是由ISERDES2的最大频率还是PLL的最大频率，文档0DS162中只给出了PLL的最大频率为1080Mb/s，另外差分转单端的IBUFDS可接受的最大频率又在什么文档体现呢？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。