FPGA

如何用verilog实现时钟的相位延迟？

2020-02-24 20:16发布

站内问答 / FPGA
17390 3 3
如何用verilog实现时钟的相位延迟？：http://forums.xilinx.com/t5/%E7% ... 8%BF%9F/td-p/398761
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
ifpga
1楼-- · 2020-02-24 22:49
？？
GoldSunMonkey
2楼-- · 2020-02-24 23:38
这个只能这样，有高速时钟来分频调整了。
但是精度很差

一周热门 更多>