FPGA

CPLD一路信号进去分成两路输出疑问

2020-02-24 20:18发布

站内问答 / FPGA
8494 2 2
CPLD一路时钟信号进去如果不经过任何操作直接输出给一个引脚，波形很好。但是如果把这一路时钟信号不经过处理，而是分成两路时钟信号输出给两个引脚，则输出信号会在时钟上升沿的时候产生一个小的抖动！请教下这是什么问题，是负载阻抗不匹配引起的吗？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
zhangmangui
1楼-- · 2020-02-25 00:52
不太懂   帮忙顶

一周热门 更多>