verilog 今日心得

2020-02-24 20:19发布

给自己提醒下:每个模块描述的是硬件电路。以硬件电路的思路去思考每个always、assign模块。
                       加入时钟计数器、寄存器可以使硬件电路实现时序性问题,这样就能转变为C语言的常用思维模式

友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
6条回答
zhang-sb23
1楼-- · 2020-02-24 21:11
既然学了verilog,就最好就不要用C语言的思维模式了,这样的话,你很容易弄混乱的。verilog就是为描述硬件而开发的。
GoldSunMonkey
2楼-- · 2020-02-24 22:20
尽量不要使用C语言的思维。
TataJen
3楼-- · 2020-02-24 22:47
写了个模拟串口程序,硬件思维不可少,还要实现时序问题,固得此心得。纯属锻炼verilog实现时序性逻辑电路了。求分享经验。
GoldSunMonkey
4楼-- · 2020-02-25 01:56
 精彩回答 2  元偷偷看……
qq156591407
5楼-- · 2020-02-25 02:09
最近在做图像处理...先用C验证了算法的正确性后移植到FPGA上...经验是C思想会出好多问题的...得用硬件思想解决...
丁弋宇
6楼-- · 2020-02-25 06:59
这贴很搞笑

一周热门 更多>