FPGA

求助，quartus II 编译之critical warning

2020-02-24 20:19发布

站内问答 / FPGA
6344 3 3
本帖最后由 braverty 于 2014-2-7 10:28 编辑

quartus II工程编译后 出现“Critical Warning: Timing requirements not met” ，得知是时钟问题，但是不知道怎么修改，本人用的是quartus II 11.0版本的,FPGA 是Altera Cyclone II 系类，哪位大神可以教教我怎么消除这个warning？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
lanmengshenhua
1楼-- · 2020-02-24 22:20
是时序出现了问题，你看下你的时序约束里对时钟是约束到几M的，时钟一般是用PLL，DCM等输出的
小工兵
2楼-- · 2020-02-25 03:01
赞同楼上的，你可右击该警告，在点“帮助”，就可以看到关于这个警告的说明和处理建议，但是是全英的

一周热门 更多>