FPGA

spartan6的mcb使用

2020-02-24 20:21发布

站内问答 / FPGA
12650 9 9
外部ddr2的数据总线是16位，请问mcb中的读、写fifo端口采用多少位？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
8条回答
andous
1楼-- · 2020-02-24 22:24
没有关系，一般128,64,32可选
wolfskin
2楼-- · 2020-02-25 02:53
多谢
wolfskin
3楼-- · 2020-02-25 04:44
再请教一个问题，DDR2 SDRAM正常读写操作之前，需要先初始化（配置EMR2、EMR1、EMR等），通过MCB控制DDR2 SDRAM时，是否也要用户通过编写程序进行初始化？还是MCB自己就能初始化，请教各位！！！！
wolfskin
4楼-- · 2020-02-25 08:55
有人在用spartan6的mcb控制ddr2 sdram吗？加我微信mujw   或者QQ1264579433，一起讨论一下
ococ
5楼-- · 2020-02-25 14:47
 精彩回答 2  元偷偷看……
wolfskin
6楼-- · 2020-02-25 19:28
多谢您的回复！看了一下资料，初始化完成后，calib_done应该为高电平。但在实际测试时，该信号一直为低，fpga输入单端50MHz时钟，PLL_ADV中的CLKOUT0、1、2、3输出时钟分别是100MHz、100MHz、50MHz(用户使用)、100MHz(calibration使用)，感觉PLL_ADV没有错，查了好久，不知道哪里出问题？请教各位！！
1 2 下一页

一周热门 更多>