还有一个工程里面只能有一个ICON
如果你又例化又插入，是使用了两个ICON

6# ococ

谢谢，但是你这样做应该也是使用了chipscope inserter，就是插入cdc的方式，这样的话跟我工程中插入cdc是一样的，在使用VIO时会使得程序中有两个ICON，造成编译无法通过。

本帖最后由 heiyux 于 2012-7-11 00:00 编辑

8# GoldSunMonkey

还有一个工程里面只能有一个ICON
如果你又例化又插入，是使用了两个ICON
GoldSunMonkey 发表于 2012-7-9 22:16

对的，我也这么认为，所以我想问问有没有办法在例化的情况下导入监测的信号名？还是说例化时只能自己挨个重命名？


.

在planahead中建立工程 例化chipscope，就会有信号名的。

当例化LIA检测信号时，可有两种方法添加信号名：
     1，使用FPGA Editor，在Tools -> ILA 菜单中，选Write CDC，可生成带信号名的CDC文件，导入即可，见：http://www.xilinx.com/support/answers/41670.htm
     2，自己编辑CDC文件（同样适用VIO），生成ILA/VIO时会同时生成一个默认信号名的CDC，编辑他即可，然后导入，CDC语法很简单，可参照insert生成的，见：http://www.xilinx.com/support/answers/12281.htm

将VIO的ICON的USER和inserter的USER设置为不同也可以，这样多个ICON可共存，这样相当于两个边缘扫描路径，依照Xilinx的解释是可以通过修改JTAG_CHAIN属性（set with the JTAG_CHAIN attribute），JTAG_CHAIN=1代表USER1，类推，V6最多可有4个，比如可与Ibert共存，但我没有找到修改JTAG_CHAIN属性的地方，望知道的兄弟补充。

引上鸟文供参考
（There are multiple instances of BSCAN primitive for each device, and each instance of this design element handles one JTAG USER instruction (USER1
through USER4 in Virtex-6 for example) as set with the JTAG_CHAIN attribute. Thereby, multiple ICONs can be resolved in a single design.）

谢谢大家的关注！