16位的ddr2芯片
memory clock ratio选的2：1
ui这里应该提供64位的数据
128位的数据分两个周期送过去，后一个周期app_wdf_end有效
memory burst length应该是固定的8，改不了，为什么仿真看到的是16，128位的数应该8个memory周期都送完了，又多出8个周期
请教有类似使用经验的朋友！