FPGA

MIG生成的DDR2_SDRAM该怎么用

2020-02-24 20:23发布

站内问答 / FPGA
2298 9 9
本帖最后由 machairodus 于 2013-11-5 22:44 编辑

         用v5的开发板,想把图像存入ddr2_sdram中,用mig生成了ip核,但是不知道具体该怎么用(完全小白),mig生成的文件和其顶层文件ddr2_sdram的输入输出接口如图:
QQ拼音截图未命名.png

        除了时钟信号外,只有ddr2_dq和ddr2_dqs,ddr2_dqs_n可以用作输入,也就是说其他的信号都受到这3个信号控制了？感觉这有点不对啊！:L
        我看的资料上ddr2 的时序都是关于app_af_addr,app_af_wren,app_af_afull,app_wdf_dat等等这些信号的,难道用mig生成的这个就不需要管这些信号的时序了?:dizzy:
        问题可能很白痴,希望大大们别笑话.如果我弄错方向了.请大神们告诉我具体需要控制哪些信号呢?要注意些什么？
          #板子是XC5VLX110T的，ise版本10.1，mig2.3


友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
8条回答
haitaox
1楼-- · 2020-02-24 22:23
 精彩回答 2  元偷偷看……
machairodus
2楼-- · 2020-02-24 22:42
haitaox 发表于 2013-11-7 08:59
ise 10.1 版本好低啊

是有点低，但是没什么影响的把！
haitaox
3楼-- · 2020-02-25 01:02
machairodus 发表于 2013-11-7 22:11
是有点低，但是没什么影响的把！

http://forums.xilinx.com/t5/MIG/Xilinx-DDR%E6%8E%A7%E5%88%B6%E5%99%A8%E4%BD%BF%E7%94%A8%E4%B8%AD%E7%9A%84%E4%B8%80%E4%BA%9B%E9%97%AE%E9%A2%98/td-p/291155
我想这篇文章对你会有帮助
machairodus
4楼-- · 2020-02-25 06:40
haitaox 发表于 2013-11-8 23:10
http://forums.xilinx.com/t5/MIG/Xilinx-DDR%E6%8E%A7%E5%88%B6%E5%99%A8%E4%BD%BF%E7%94%A8%E4%B8%AD%E ...

可能是我这边网络的原因，进不了这个网页啊！
haitaox
5楼-- · 2020-02-25 07:08
xlinx中文论坛有 mig 的相关文章
wolfskin
6楼-- · 2020-02-25 11:03
 精彩回答 2  元偷偷看……
1 2 下一页

一周热门 更多>