MIG生成的DDR2_SDRAM该怎么用

2020-02-24 20:23发布

本帖最后由 machairodus 于 2013-11-5 22:44 编辑

         用v5的开发板,想把图像存入ddr2_sdram中,用mig生成了ip核,但是不知道具体该怎么用(完全小白),mig生成的文件和其顶层文件ddr2_sdram的输入输出接口如图:
QQ拼音截图未命名.png

        除了时钟信号外,只有ddr2_dq和ddr2_dqs,ddr2_dqs_n可以用作输入,也就是说其他的信号都受到这3个信号控制了?感觉这有点不对啊!:L
        我看的资料上ddr2 的时序都是关于app_af_addr,app_af_wren,app_af_afull,app_wdf_dat等等这些信号的,难道用mig生成的这个就不需要管这些信号的时序了?:dizzy:
        问题可能很白痴,希望大大们别笑话.如果我弄错方向了.请大神们告诉我具体需要控制哪些信号呢?要注意些什么?
          #板子是XC5VLX110T的,ise版本10.1,mig2.3


友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
8条回答
wuandmo
1楼-- · 2020-02-25 11:48
你管的就是用户接口app_af_addr,app_af_wren,app_af_afull,app_wdf_data等app管脚,看datasheet,注意其时序。同时注意一般DDR与FPGA是工作在不同时钟域上的。一般在MIG外在挂两个异步FIFO。最后注意带宽影响,一般正常存储带宽利用率设计在0.7左右。当然,你地址跳着写效率就很低了
gnr_zhao
2楼-- · 2020-02-25 15:45
ddr2_dq等是你调用的软核和存储芯片的接口,在v5里是软核
你要设计的是你的用户接口,是和这个软核连接的,你把数送给软核他负责给你写入或者从ddr2存储芯片里读出
你现在应该仔细的看看手册,连面都有,多看几遍
刚开始上手容易蒙

一周热门 更多>