FPGA中的输入可以直接输出么

2020-02-24 20:33发布

Xilinx V5 FPGA,输入的信号可以不通过时钟采样的形式直接输出么,如果可以的话,这算是一种直连的方式么?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
8条回答
zchong
1楼-- · 2020-02-25 00:00
完全可以
ococ
2楼-- · 2020-02-25 02:46
当然可以~
JokerLone
3楼-- · 2020-02-25 06:18
zchong 发表于 2013-12-1 21:34
完全可以

那就算是输入输出端直接短接么
JokerLone
4楼-- · 2020-02-25 07:45
 精彩回答 2  元偷偷看……
ococ
5楼-- · 2020-02-25 10:42
JokerLone 发表于 2013-12-2 10:57
那就算是输入输出端直接短接么?

可以理解为输入输出使用连接线直接连接,延时为线路上的延时。
JokerLone
6楼-- · 2020-02-25 12:44
ococ 发表于 2013-12-2 13:18
可以理解为输入输出使用连接线直接连接,延时为线路上的延时。

:handshake

一周热门 更多>