FPGA

FPGA中的输入可以直接输出么

2020-02-24 20:33发布

站内问答 / FPGA
7966 9 9
Xilinx V5 FPGA，输入的信号可以不通过时钟采样的形式直接输出么，如果可以的话，这算是一种直连的方式么？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
8条回答
weshiluwei6
1楼-- · 2020-02-25 16:43
同意6樓
bu2zhouzhu
2楼-- · 2020-02-25 20:23
比如输入为A，输出为B。我这样写和楼主是不是一个意思
module
(
  output B,
  input  A
);

assign B = A;
endmodule

上一页 1 2

一周热门 更多>