FPGA

sopc中altlvds_rx的IP核怎么把12位的并行数据降速输出啊

2020-02-24 20:34发布

站内问答 / FPGA
21271 2 2
这个IP核不是串转并得么？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
dell_wang
1楼-- · 2020-02-24 21:03
经过一个异步FIFO进行并串转换，读取时钟稍微慢点

一周热门 更多>