cyclone ii 的PLL时钟相位延迟问题

2020-02-24 20:34发布

本帖最后由 elcfoucs 于 2013-11-18 13:57 编辑

我使用megawizard生成PLL,外部50M,生成3个依次延迟90度的100M时钟,C0 0度, C1 90度 ,C2 180度,然后使用modelsim 门级仿真,出来的结果不太对啊!不应该是依次延迟1/100M/4么?RTL级仿真是对的。。这该如何解决。。再调那个相位值?
2013-11-18 13-31-02.png 2013-11-18 13-21-55.png 2013-11-18 13-52-46.png
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
haitaox
1楼-- · 2020-02-25 00:19
 精彩回答 2  元偷偷看……
dell_wang
2楼-- · 2020-02-25 05:18
时钟问题最好直接下板子后直接用示波器测试观察波形,功能仿真一般不是太准确

一周热门 更多>