本帖最后由 huchl 于 2013-11-5 09:41 编辑

最近看到很多帖子讨论使用FPGA或者CPLD控制SDRAM做LCD液晶屏缓存。

俺头脑一热，也开始动手制作。

其实SDRAM的逻辑控制比较简单，几个状态机+几个定时器就OK。关键的技术是怎么实现SDRAM的连读和连写。如果每读一次或者每写一次都要对SDRAM的bank，先预充电，在激活，再等几个周期读入或者写入，这样即使100M的SDRAM的时钟带宽，也所剩无几。

所以本人认为，制作LCD显存控制器的关键不是SDRAM的读写，而是如何制作SDRAM读写的CACHE。








http: //shop106094428.taobao.com/?spm=0.0.0.0.7wmE8p多加了空格