FPGA

求助：pcie核问题，综合时报错

2020-02-27 21:07发布

站内问答 / FPGA
5751 6 6
求大神指点迷津


我用的是xilinx的Endpoint Block Plus for PCI Express核，综合时报错：ERROR:HDLCompilers:26 - "ipcore_dir/coenfd/simulation/dsport/pci_exp_expect_tasks.v" line 60 expecting 'EOF', found 'reg'

版本是ise 13.4


友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
GoldSunMonkey
1楼-- · 2020-02-28 02:27
你用仿真文件在综合文件里面，我觉得是
xiao6666
2楼-- · 2020-02-28 03:38
GoldSunMonkey 发表于 2013-1-29 17:54
你用仿真文件在综合文件里面，我觉得是

这样是不行的啊
diego01
3楼-- · 2020-02-28 07:47
扎地把仿真文件加进来了？
GoldSunMonkey
4楼-- · 2020-02-28 09:27
 精彩回答 2  元偷偷看……
zhwei614
5楼-- · 2020-02-28 10:38
请问如何设置啊

一周热门 更多>