专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
MicroBlaze串口只能收发16字节?
2020-02-27 21:08
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
4364
5
5
FPFA是XC6sLX9TQG144,ISE是12.3,SDK是12.3 Build SDK_MS3.70,添加了1个RS232,使用时发现XUartLite_Send和XUartLite_Recv命令只能收发16字节,命令大于16字节如20、32单步调试发现计数达到16就会跳出,更改波特率也是这个样子,猜测会不会是串口FIFO只有16字节,请问该如何解决?
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
heitai
1楼-- · 2020-02-27 21:26
帮帮忙啊!
加载中...
haitaox
2楼-- · 2020-02-27 22:55
microblaze没做过,我猜测uart的外设应该是有深度的,照你的测试来看,深度应该是16
加载中...
heitai
3楼-- · 2020-02-28 04:33
怎么加大呢
加载中...
ifpga
4楼-- · 2020-02-28 05:51
要判断FIFO是否已满的,否则FIFO再深也会有满的时候,试下这个函数 XUartLite_IsTransmitFull()
加载中...
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
基于FPGA的X射线安检设备控制器
2 个回答
CycolneIVGX核心板,可扩展PCIE,光纤接口,大家来鉴赏一下
6 个回答
关于VHDL或Verllog程序稳定性的问题
11 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
一周热门 更多>