FPGA

门控时钟

2020-02-27 21:10发布

站内问答 / FPGA
4963 20 20
一直看到大家说设计的时候，尽量不要使用门控时钟但是一直搞不清楚什么叫门控时钟
或者，代码怎么写会引入门控时钟

比如说，主时钟现在是100M，现在需要一个25M的时钟
如果，直接使用100M 采用计数器进行4 分频得到的25M的时钟
这个分频得到的25M时钟是不是就是一个门控时钟

谢谢！:)
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
19条回答
SuperX-man
1楼-- · 2020-02-28 19:44
门控时钟就是用与门(或门)来控制系统时钟的开与关，整个系统就处于非激活状态，能够在某些情况下降低功耗功能，一般只用与门(或门)，多余的逻辑容易因竞争产生不希望的毛刺
下图把猴版图改了下：clk为系统时钟，cs_n为控制信号
Snap1.jpg
SuperX-man
2楼-- · 2020-02-28 23:10
本帖最后由 SuperX-man 于 2012-2-14 20:52 编辑

门控时钟就是用与门(或门)来控制系统时钟的开与关，整个系统就处于非激活状态，能够在某些情况下降低功耗功能，一般只用与门(或门)，多余的逻辑容易因竞争产生不希望的毛刺
下图把猴版图改了下：clk为系统时钟，cs_n为控制信号
Snap1.jpg
但是，门控时钟并不符合同步设计的思想，它可能回影响系统的仿真与功能，引起亚稳态，时能时钟和下图方案都可以很好的解决这个问题，下图在时钟的下降沿将时能信号锁存，打一拍，然后再用这个信号和时钟信号一起作为后续电路的门控信号，很好的解决了组合逻辑的一些问题，消除了毛刺！
Snap4.jpg
楼主说的是分频时钟，不会引入门控时钟，但直接通过分频器得到的分频时钟通常情况下是不建议直接给后续电路使用的，容易产生毛刺，最好在分频时钟加一级寄存器，打一拍，或者这个分频信号做为后续电路的时钟信号！
ch499306362
3楼-- · 2020-02-29 00:08
路过
nongfuxu
4楼-- · 2020-02-29 01:44
门控时钟的优点是节省电. 非设计芯片场合,莫要碰它.实在需要"门控"时钟,就用时钟使能代替.
ifpga
5楼-- · 2020-02-29 02:48
 精彩回答 2  元偷偷看……
jakfens
6楼-- · 2020-02-29 02:58
哦 哦
上一页 1 2 3 4 下一页

一周热门 更多>