学习了

学习！！

组合逻辑的输出作为时钟使用，就是门控时钟

门控时钟，英文名gate clock。所谓“门控”是指一个时钟信号与另外一个非时钟信号作逻辑输出的时钟。比如，你用一个控制信号“与”一个CLK，以控制CLK的起作用时间。

在ASIC中利用此来减少功耗，因为功耗主要消耗在MOS的翻转上了，门控时钟的输出，有一段时间不翻转不变化，减少了功耗；但在FPGA中，由于时钟走专用的网络等原因将导致诸多问题，如门控时钟可能会有毛刺，skew和jitter，以及时序分析等等很多问题。因此，在FPGA设计中，应尽量避免使用门控时钟。