本帖最后由 gon_wen 于 2013-9-26 10:21 编辑

aikimi7 发表于 2013-9-25 20:38
我再仿真下看看。。。
关于状态机输出的问题，我目前有两段式，有三段式。但是由于组合逻辑有点复杂，在三 ...

什么两段式，三段式，都只是一种代码的风格而已，至于代码的风格问题，只要你满足可综合的代码设计规则，想怎么写都可以，。。如果你的综合没有warning，就不存在不合理的说法，，有warning就要看是什么原因产生的，它是否会对电路工作产生影响。
如果是组合电路的输出，那肯定会有毛刺的，，但是你的电路是同步电路的话，而且能通过STA，就可以忽略电路中的毛刺，
另外想说下，你直接用组合输出也是可以的，但最好用触发器寄存一下，，因为你用组合输出的话，这个输出一般会继续接到另一组合路径上，就会增加那个组合路径的深度，，特别是如果输出是提供给别人使用时，这个就问题多多了，，

gon_wen 发表于 2013-9-26 10:02
什么两段式，三段式，都只是一种代码的风格而已，至于代码的风格问题，只要你满足可综合的代码设计规则， ...

已解决。初始化问题，最后通过ARM控制复位完成。
之前都是没有主动进行复位，利用FPGA默认的初始值（Altera默认寄存器为0吧)，但是这里的有一个给ARM的中断信号正常位高电平，触发时拉低，我代码里没有进行初始化为1。不复位或者不初始化非零关键寄存器值，这应该就是问题的关键了吧？