RT, XILINX 的 ISE ，怎么在原理图模式下将输入和输出直接连接起来？
工程的顶层文件是原理图模式，现在需要将两个总线直接连接起来. 如图，两个port 是数据口，双向模式的。需要直接连接。现在直接连接会报错。不知道，ISE是怎么弄的。Quartus II 和 Libero 都可以直接连接。
请知道的同志们指点一下：不胜感激！！！
两个端口名分别是：share_bus 和 sram_bus



                        （需要连接的端口）

                             （报错）