询问Xilinx中时钟IP核使用方法

2020-02-27 21:12发布

我就想通过FPGA的外部50M晶振,使用xilinx中的时钟IP核产生一个19.2M的时钟,我不能只有一个输入和一个输出吗?顶层模块文件就是模块的调用程序,一个输入和一个输出,怎么就编译通不过呢?求解
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
11条回答
waterlaotou
1楼-- · 2020-02-28 21:13
谢谢大侠,指了一条明路,虽然还不懂ODDR,不过知道怎么回事了,我去查一下
waterlaotou
2楼-- · 2020-02-28 22:46
7# GoldSunMonkey 谢谢大侠,指了一条明路,虽然还不懂ODDR,不过知道怎么回事了,我去查一下
smolfy
3楼-- · 2020-02-29 02:52
在UCF文件中加入 PIN "instance_name/clkout1_buf.O" CLOCK_DEDICATED_ROUTE = FALSE;即可~!!
GoldSunMonkey
4楼-- · 2020-02-29 04:42
在UCF文件中加入 PIN "instance_name/clkout1_buf.O" CLOCK_DEDICATED_ROUTE = FALSE;即可~!!
smolfy 发表于 2012-10-22 13:33
那只是不报错而已,不代表没有错误。
suzixiang0
5楼-- · 2020-02-29 05:52
 精彩回答 2  元偷偷看……

一周热门 更多>