mig生成ddr2的ip核时序问题

2020-02-27 21:12发布

大家好,小弟最近在spartan3a开发板上调试ddr2的ip核,遇到一个问题想请教下各位前辈。
      在ip核的读写过程中,从时序图上可以看出是一个时钟读取或者写入两个数据,如图:
捕获.PNG
     我的问题也就是怎么在这个clk90下实现一个时钟对两个数据的读写?各位前辈多多指导啊!
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
GoldSunMonkey
1楼-- · 2020-02-27 22:46
 精彩回答 2  元偷偷看……
GoldSunMonkey
2楼-- · 2020-02-28 02:08
你IOB上有DDR的相关硬件
GoldSunMonkey
3楼-- · 2020-02-28 05:23
你clk0和clk90有两个时钟啊
lxAPP
4楼-- · 2020-02-28 06:26
GoldSunMonkey 发表于 2013-9-17 20:50
你clk0和clk90有两个时钟啊

什么意思,看不明白啊。
jingyuxiong
5楼-- · 2020-02-28 09:49
GoldSunMonkey 发表于 2013-9-17 20:49
你IOB上有DDR的相关硬件

问题解决了,是我自己理解时序的错误。

一周热门 更多>