要是电路的原理图能用verilog画就好了

2020-02-27 21:17发布

11612 7

最近在研究别人的CPLD原理图，觉得画图神马的太麻烦了。cadence搞一个verilog绘制原理图的功能不就欧了，这样就不用费劲画原理图库文件了。。。

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

6条回答

1楼-- · 2020-02-28 01:47

精彩回答 2 元偷偷看……

2楼-- · 2020-02-28 06:45

不过XILINX都提供Pkg文件供您画图使用

3楼-- · 2020-02-28 07:49

不过让画班子的人，学VERILOG太痛苦了

4楼-- · 2020-02-28 13:03

能不能直接编辑网络表呢。。。

5楼-- · 2020-02-28 14:18

luyaker 发表于 2013-9-6 13:19
能不能直接编辑网络表呢。。。

现在仿佛都不能

6楼-- · 2020-02-28 19:21

精彩回答 2 元偷偷看……