以下是三段式状态机的第二段，如果我在case前面加上语句next_state <= 9'dx;则综合后没有问题。如果不加，则会生成几十个latches（加了default的）。那么在写的时候是不是只加next_state <= 9'dx这条语句就可以了，还有必要加default，都加上可行吗？为什么只用default语句没有用了？还是状态太多，必须要next_state <= 9'dx这条语句？
always@(a or b or c or d)
begin
next_state <= 9'dx; //
case(current_state)
IDLE:
.
.
.
default: next_state <= IDLE ; //
endcase
end
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 yzh0912 的问题《三段式verilog状态机，写好状态机还真不容易，求指导》','https://www.xiaopingtou.net/q-176621.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
你贴出来的代码可是没有袄。还是仔细检查一下吧，组合逻辑能综合出latch也就那么几个原因，你的代码又不复杂，应该没那么难弄的
今天发现既然不会结贴，我的神啦
一周热门 更多>