赛灵思的片子,对信号取反竟然有错误,有图,请教各位

2020-02-28 18:20发布

本人现在在做FPGA与DM6467通信,FPGA选用的是赛灵思的xc6slx150,对DM6467的EMIF接口的EM_OE进行取反操作时出现错误,EM_OE(相当于存储器的读使能信号,大概10M的频率,占空比不是固定的)这么简单的一个操作,怎么可能出现这样的问题,请大家帮我看看,实在是无法解释!
图是在ChipScope中捕获观察信号的,oe_IBUF观察的是DM6467的EM_OE信号,
oe_not_OBUF是在FPGA中通过语句oe_not<=not oe输出
08_05pm2.PNG
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
14条回答
workhard123
1楼-- · 2020-02-29 16:15
ihap 发表于 2013-8-8 15:56
oe_not_OBUF是在FPGA中通过语句oe_not

什么个意思,能具体说下吗
GoldSunMonkey
2楼-- · 2020-02-29 17:25
 精彩回答 2  元偷偷看……
GoldSunMonkey
3楼-- · 2020-02-29 19:31
感觉应该是个时序问题啊
Backkom80
4楼-- · 2020-02-29 20:42
1,chipscope 的采样时钟128M?
2,oe_IBUF的频率约10M左右?
3,实际chipscope观察到的oe_IBUF不是10M?
4,chipscope的时序是否正确,如果输入确实约10M左右,chipscope的采样时钟从128M降到64M或32M采样。
huangxz
5楼-- · 2020-02-29 21:18
workhard123 发表于 2013-8-8 21:40
ChipScope实际观测到的

貌似这种问题我以前在quartus的软件上用analysisi也遇到过,不过这样的波形其实对最终没有影响的,只是数据看的有问题.我觉的是跟采样的原理有关系,但是不知道具体问题在哪里,也没有深入追究。
HORSE7812
6楼-- · 2020-02-29 23:17
学习

一周热门 更多>