赛灵思的片子,对信号取反竟然有错误,有图,请教各位

2020-02-28 18:20发布

本人现在在做FPGA与DM6467通信,FPGA选用的是赛灵思的xc6slx150,对DM6467的EMIF接口的EM_OE进行取反操作时出现错误,EM_OE(相当于存储器的读使能信号,大概10M的频率,占空比不是固定的)这么简单的一个操作,怎么可能出现这样的问题,请大家帮我看看,实在是无法解释!
图是在ChipScope中捕获观察信号的,oe_IBUF观察的是DM6467的EM_OE信号,
oe_not_OBUF是在FPGA中通过语句oe_not<=not oe输出
08_05pm2.PNG
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
14条回答
icecut
1楼-- · 2020-03-01 04:35
 精彩回答 2  元偷偷看……
cuttler
2楼-- · 2020-03-01 07:38
觉得是采样时钟的选择问题,如果你选择和oe同源时钟作为采样时钟,取反也加上时钟,再来抓取结果,应该不会这样了;

一周热门 更多>