FPGA

FPGA的普通I/O口用作时钟输入输出

2020-02-28 18:21发布

站内问答 / FPGA
10585 11 11
以前没用过FPGA，最近在用FPGA做数据采集，设计硬件的时候有个疑问，就是ALTERA的FPGA可以用普通I/O作为数据采集时钟的输入或输出脚使用吗，时钟频率为62MHZ，网上查了一下，有的说可以，有的说不行。
比较疑惑，有熟悉FPGA的兄弟可以解答一下吗？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
10条回答
lidake
1楼-- · 2020-02-28 21:12
是不是做输出比较好啊？也不是很懂，帮你顶下，坐等高手，坐等猴哥了。
Backkom80
2楼-- · 2020-02-28 21:57
输出可以，问题不是特别大
输入不太好，时钟的输入从专用的时钟输入IO口进入。
阿多
3楼-- · 2020-02-28 22:37
谢谢版主，目前受硬件条件限制，似乎只能用普通I/O作62MHZ的时钟输入，不知道这个对数据采集影响有多大，会导致根本不能用吗？
Backkom80
4楼-- · 2020-02-29 02:22
 精彩回答 2  元偷偷看……
lidake
5楼-- · 2020-02-29 04:30
我也跟着学习了
zbhbyc
6楼-- · 2020-02-29 05:50
如果62MH是供给PLL用的，建议走专用的时钟输入口，其他的除了一写专用口外，其他的端口都可以做输出输入口
1 2 下一页

一周热门 更多>