fpga map仿真无问题 route仿真有问题 怎么回事?

2020-02-28 18:23发布

怎么解决这个问题?计算fpga内部的最优连线的结果每次不一样。route仿真,基本都对,偶然发现有错的时候,所以有意思的话题就来了。敬请大神指导!
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
fenglema
1楼-- · 2020-02-28 22:20
详细说明一下,这个模块是师弟写的一个16路延时抽取加串并模块,主要是串并。。。移位寄存器做的,我比较反感16个移位寄存器各种移位,错误可能就在这。测试系统的时候偶尔有错误,查来查去最后查到这个串并上来了。。。据说,可以给寄存器加时序约束,不知道加在这里可行不?
map正确,route后的仿真出错了。。。。I路的16路信号没问题,Q路的16路信号中有“XX”,而且还是个别bit位有“X”。。。。。
有意思了哈,高手速来探讨!!!

一周热门 更多>