2020-02-28 18:25发布
lwq030736 发表于 2013-8-1 10:25 时序约束不完整
mhanchen 发表于 2013-7-31 20:26 正常，代码写的不规范每次综合后的电路都可能差异很大
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 CY0904030105 的问题《Verilog编写的控制模块,有时候正常工作,有时无**常工作》','https://www.xiaopingtou.net/q-176734.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
时钟不高，就没进行时序约束
请问，这种情况有什么好的办法解决了，希望高手给于指导，在此谢过了。
一周热门 更多>