2020-02-28 18:33发布
huangxz 发表于 2013-6-30 12:24 我认为是不能。
tju_hao 发表于 2013-7-1 00:46 多谢多谢~
tju_hao 发表于 2013-7-1 00:47 十分感谢！
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 tju_hao 的问题《求助：实现比时钟周期小的时延》','https://www.xiaopingtou.net/q-176832.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
FPGA至少不能。
是器件不能，不是功能不能。
十分感谢！
不客气
有些PLL还是能的，但是FPGA不能支持该速率
一周热门 更多>