使用verilog或设计一个80 port-第2页回答

使用verilog或设计一个80 port

2020-02-28 18:33发布

虚心求教，学习一下，请指点我一下

使用LPC bus实现一个80 port debug 功能.当LED显示00时，电脑屏幕上显示start；
LED显示0A时，屏幕显示memory；当LED显示2E时，屏幕显示monitor；
当显示6E时，屏幕显示done；
编写测试模块，并给出仿真波形。

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

12条回答

1楼-- · 2020-02-29 07:18

ty0515 发表于 2013-7-4 15:03
不是很明白

有什么不明白

2楼-- · 2020-02-29 09:22

明白啊

3楼-- · 2020-02-29 09:26

精彩回答 2 元偷偷看……

4楼-- · 2020-02-29 14:30

xjsxjtu 发表于 2013-7-5 22:35
明白啊

欢迎常来啊

5楼-- · 2020-02-29 19:19

6楼-- · 2020-02-29 23:35

感觉像是在面试出题呢。主要工作不在FPGA，而在上位机