ACTEL专题讲座(4):Fusion-业界首个模数混合的FPGA

1楼-- · 2020-02-28 20:31

1.1.1 Flash架构FPGA的数字内核

[size=13.63636302947998px] Actel的Fusion源于ProASIC3发展而来，保留了ProASIC3所有的优点：单芯片、高安全性、高可靠性、低功耗、低成本等特点，这些特点以及ProASIC3的内部架构已经在《Actel基于Flash架构的FPGA专题技术讲座（1）》和《Actel基于Flash架构的FPGA专题技术讲座（2）》中介绍，在这不再重复。
1.1.2 堆栈式的架构

[size=13.63636302947998px] 正因为Fusion的独特性，Actel提出了堆栈式结构的设计思想，将基于Fusion 的设计划分为不同的层次，如图2所示，这个层次结构包含了从底层的抽象设计到高层的应用整个过程。最底层（第0层）是外设的IP层，包括模拟的IP以及软/硬数字IP；第1层不仅提供底层的IP与FPGA逻辑设计通信的总线接口，还将序列发生器集成在里面，以便对个别外设进行底层的配置和数据处理；第2层是应用程序的子块，它可以响应外设的信号和其他系统信号，来实现对外设的控制以及向上层响应；最高层（第3层）由多个第二层的应用子块构成以实现大型的应用设计。

[size=13.63636302947998px] 图2 Fusion堆栈式层次结构

[size=13.63636302947998px] Actel Fusion堆栈式的设计思想使我们对基于模数混合的FPGA的设计变得简单，使用户体验从最简单的设计到复杂系统构建的整个过程，有利于提高用户对FPGA设计的思想和能力。图3为基于Fusion的应用结构框架图，非常清楚的显示了基于Fusion FPGA实现的整个系统的框架。

[size=13.63636302947998px] 图3 Fusion应用结构框架

feihong777

2楼-- · 2020-02-29 00:13

1.1.3 用户可用的非易失性存储器

[size=13.63636302947998px] Fusion器件内部集成了用户可用的Flash Memory，由1到4个Flash 阵列块组成，每个Flash 阵列块为2Mbit，它们均通过专门的Flash Memory控制器和接口独立操作。Fusion的Flash Memory支持60ns的随机访问和10ns流水线访问，并支持可配置的数据宽度(8，16或32bit)。Flash 阵列块按扇区、页以及块划分，每个Flash 阵列块有64个扇区，每个扇区有33个页，每个页有8个块，每个块16字节。

[size=13.63636302947998px] 图4 Flash的结构图
1.1.4 模拟Quad

[size=13.63636302947998px] Fusion器件引入了模拟Quad的概念，这是Fusion器件所独有的，类似于一个模拟的区域，每个Quad由3个数字输入电路、1个电流监控电路、1个温度监控电路、一个门驱动电路、3个预分频电路以及1个电流监控放大电路组成，如图5所示。一个模拟Quad中的AV、AC、AT作为模拟输入管脚，可以承受-12V～0或者0～＋12的输入；AG可以通过门驱动器实现大功率MOSFET的驱动，并且驱动能力可调，管脚可以承受25mA、1V的电压。外部只需要少量的电阻、三级管等就能实现电压、温度、电流的监控。