caijianfa55 发表于 2014-12-10 09:50
我的输出接到DSP的AD转换模块，但是我在输入引脚旁边加了个0.1u的电容想减小信号毛刺的，结果变成了容性负载才导致了震荡，我把那个滤波电容去掉就好了，我想问一下一般情况下什么量级的容性负载会导致运放自激？

“我在输入引脚旁边加了个0.1u的电容想减小信号毛刺的”
那是胡闹。何况加到0.1uF那么大。
运放输出端对地直接接电容是设计大忌，因为运放输出的内阻与此电容构成一个一阶低通滤波电路，这将改变放大电路的相频特性，很容易产生寄生振荡。你这次实验就是典型的例子。

caijianfa55 发表于 2014-12-10 09:52
退藕电容在数字芯片不是为了防止电源电流突变，在模拟芯片为了滤波？

注意所有数字芯片都没有负反馈，全是正反馈。数字芯片永远工作于接近正向饱和与接近负向饱和之间。这一点与模拟芯片完全不同。
退耦电容，在用于数字芯片和用于模拟芯片时，都是为了避免电源电流变化对其它芯片造成影响。

maychang 发表于 2014-12-10 12:02
“我在输入引脚旁边加了个0.1u的电容想减小信号毛刺的”
那是胡闹。何况加到0.1uF那么大。
运放输出端对地直接接电容是设计大忌，因为运放输出的内阻与此电容构成一个一阶低通滤波电路，这将改变放大电路的相频特性，很容易产生寄生振荡。你这次实验就是典型的例子。

这是我的波形

maychang 发表于 2014-12-10 12:02
“我在输入引脚旁边加了个0.1u的电容想减小信号毛刺的”
那是胡闹。何况加到0.1uF那么大。
运放输出端对地直接接电容是设计大忌，因为运放输出的内阻与此电容构成一个一阶低通滤波电路，这将改变放大电路的相频特性，很容易产生寄生振荡。你这次实验就是典型的例子。

还有这个

caijianfa55 发表于 2014-12-10 09:52
退藕电容在数字芯片不是为了防止电源电流突变，在模拟芯片为了滤波？

楼主还在吗？看看我的回复吧我和你遇到的问题是一样的