如何提高运放的共模抑制比

2019-03-25 17:32发布

该问题目前已经被作者或者管理员关闭, 无法添加新回复

9条回答

1楼-- · 2019-03-25 18:20

< 差点以为你在设计芯片，加电源入口滤波看看

2楼-- · 2019-03-25 20:43

精彩回答 2 元偷偷看……

3楼-- · 2019-03-26 00:25

还有其他方法么

4楼-- · 2019-03-26 04:14

原来是分立元件搭的。
最重要的一点，是电路各元件的对称性。

5楼-- · 2019-03-26 04:39

共模的抑制主要在第一级的差分放大这块么？中间级的放大会不会影响到共模抑制的效果呢？你指的元件对称说的是前级差分放大部分么？

6楼-- · 2019-03-26 08:15

我说的是所有需要对称的元件和器件。